隨著年代的推移，內(nèi)存條的制造技術也在不斷的攀升，DDR/DDR2/DDR3內(nèi)存條“朝代”也在新老更替，而這個過程并沒有結束，現(xiàn)有的DDR4和DDR5內(nèi)存條，也正在不斷創(chuàng)造普及條件，如果你不明白如何區(qū)別DDR1/DDR2/DDR3內(nèi)存條，可以閱讀下文了解DDR、DDR2和DDR3之間的區(qū)別和分辨方法。

　　科技在進步，當然內(nèi)存條的生產(chǎn)技術也在發(fā)展，這就導致了DDR1、DDR2、DDR3內(nèi)存條的產(chǎn)生，各代差別如下：

　　ddr 1，2，3代內(nèi)存的外觀區(qū)別

　　DDR1：

　　一個缺口、單面92針腳、雙面184針腳、左52右40、內(nèi)存顆粒長方形。

　　DDR2：

　　一個缺口、單面120針腳、雙面240針腳、左64右56、內(nèi)存顆粒正方形、電壓1.8V。

　　DDR3：

　　一個缺口、單面120針腳、雙面240針腳、左72右48、內(nèi)存顆粒正方形、電壓1.5V。

　　其工作電壓一直在降低，因此在性能提升的同時，功耗也在逐漸變小。

　　至于說到主板上的插槽，三者都不一樣，在內(nèi)存接口上有一個小缺口，DDR DDR2 DDR3內(nèi)存的每種內(nèi)存的接口都不會同一位置，因此只能插在購買時得先看好主板上插槽支持那種內(nèi)存再進行購買內(nèi)存。而且這三種內(nèi)存條是不能兼容。

　　DDR DDR2 DDR3在內(nèi)存容量上的區(qū)別

　　現(xiàn)在家用電腦誰不是2G的？8G以上的都不少見吧？一些游戲玩家最低要求都是4G吧？如果這事放在零幾年那時誰信？

　　DDR1最小的內(nèi)存只有64M最大的也只有1G的容量，2代的DDR 最少的是256M最大的都已經(jīng)是4M了。當然DDR2 4G用的人少一般常見的都是1Gx2這樣使用的。而DDR3現(xiàn)在最小的都是512M最大的都已經(jīng)是8G了。一般都是4Gx2這樣使用。或者2Gx2這樣使用。

　　DDR DDR2 DDR3在封裝區(qū)別

　　早期的DDR封閉顆粒是TSOP，而從DDR2和DDR3開始使用FBGA封裝，而DDR2使用的是8bit芯片使用60球/68球/84球FBGA封裝三種規(guī)格，而DDR3采用的是16bit芯片使用96球FBGA封裝，而且DDR3必須是綠色封裝，不能包含任何有害的物質。

　　參考電壓分成兩個在DDR3系統(tǒng)中，對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務的VREFCA和為數(shù)據(jù)總線服務的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級。

　　DDR DDR2 DDR3在突發(fā)長度（BurstLength，BL）

　　由于DDR3的預取為8bit，所以突發(fā)傳輸周期（BurstLength，BL）也固定為8，平而DDR的傳輸周期是2，而DDR2是4。

　　DDR DDR2 DDR3在邏輯Bank數(shù)量上的區(qū)別

　　DDR中有2個Bank和4個Bank。DDR2有4個Bank和8個Bank。而到DDR3的時候已經(jīng)是8個Bank和16個Bank了。目前就是應對未來大容量芯片的要求，而DDR3很可能將從2G起步，因此邏輯Bank就是8個，另外還為未來的16邏輯Bank做好了準備。

　　DDR DDR2 DDR3的尋址時序區(qū)別（Timing）

　　延遲周期數(shù)從DDR一代到二代再到三代內(nèi)存一加一直在增加，三代內(nèi)存的CL周期也將比二代內(nèi)存有相應的提高。二代內(nèi)存的CL范圍一般在2到5之間，而二代內(nèi)存已經(jīng)增加到5到11之間，并且三代內(nèi)存延遲（AL）的設計也有所變化。二代內(nèi)存時AL的范圍是0到4，而三代內(nèi)存時AL有三種選項，分別是0、CL-1和CL-2。另外，三代內(nèi)存還新增加了一個時序參數(shù)-寫入延遲。

　　相對于DDR DDR2，DDR3新增的功能

　　DDR新增加重置功能， 新增加的重置是DDR3一項重要功能，并且為此功能還專門準備了一個引腳。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內(nèi)存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。

　　DDR3新增ZQ校準功能，ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎（On-DieCalibrationEngine，ODCE）來自動校驗數(shù)據(jù)輸出驅動器導通電阻與ODT的終結電阻值。當系統(tǒng)發(fā)出這一指令后，將用相應的時鐘周期（在加電與初始化之后用512個時鐘周期，在退出自刷新操作后用256個時鐘周期、在其他情況下用64個時鐘周期）對導通電阻和ODT電阻進行重新校準。

　　以上便是關于DDR、DDR2和DDR3之間的區(qū)別和分辨方法，當然用戶若是沒有實際測量工具，可以使用第三方軟件進行檢測，但檢測信息并非絕對正確的。